闩锁效应（Latch-up）原理解析

一、探讨闩锁效应：该效应本质上源于CMOS电路中，基极与集电极相连接的两个BJT管（即侧面式NPN与垂直式PNP）的回路放大机制。当这两个管子的电流放大系数均超过1时，它们构成的回路会不断放大电流，最终导致管子因承受过大电流而引发芯片烧毁的现象。

二、深入剖析闩锁效应原理：

状态一：假设在N阱或Psub中，由于外部因素导致载流子注入，产生电流In和Ip，并满足In乘以R_nwell等于0.6，Ip乘以R_psub也等于0.6（这里假设PN结的导通电压小于0.6）。

状态二：在上述压降条件下，PNP的基极电位达到1.2V，集电极电位为0.6V；而NPN的基极电位为0.6V，集电极电位升至1.2V。此时，PNP和NPN的发射结均处于反偏状态，而集电结则处于正偏状态。因此，这两个BJT管都具备电流放大能力。具体来说，PNP管产生基极电流Ib1，进而产生集电极电流IC1，其值为β1乘以Ib1；同理，NPN管也产生相应的基极电流Ib2和集电极电流IC2。在近似条件下，Ib1与β2乘以Ib2相等，Ib2亦与β1乘以Ib1相等。因此，在后续循环中，NPN的集电极电流会作为PNP新的基极电流进行放大，反之亦然。经过多次循环后，电流将持续被放大。

三、探讨闩锁效应的抑制策略（部分方法，主要聚焦于版图设计优化）：

1.增大NMOS与PMOS间距：通过破坏电流循环中的某一环节，使侧面式NPN BJT管的基区增厚，从而增加载流子收集的难度，降低电流放大的可能性。

2.应用Guard ring技术，并采用环形绕线接出衬底电位：此举旨在降低VDD与Vss之间的导通电阻，即减小Rwell和Rsub的阻值，从而避免BJT的基极与集电极电位相等，破坏BJT的导通条件。

3.优化Substrate contact和well contact位置：通过将这些接触点尽量靠近source，以缩短Rwell和Rsub的电阻长度，进而减小其电阻值。

更多精彩内容，敬请期待！

欢迎关注我们的公众号：海绵科研